PCIe TX/RX 物理層信號(hào)完整性測(cè)試方法詳解
PCIe 既有串行通信接口，又有存儲(chǔ)接口，這 一點(diǎn)與 SAS 和 SATA 不同，因此實(shí)現(xiàn)了額外 的行業(yè)擴(kuò)充能力。PCIe 在跟復(fù)合 ( 系統(tǒng) / 主機(jī) ) 與端點(diǎn) ( 插件 ) 之間基于點(diǎn)到點(diǎn)總線拓?fù)?，支持全雙工通信。這些規(guī)范是由 PCI-SIG 開(kāi)發(fā)和維護(hù)的，這是 一家由 900 多家公司組成的協(xié)會(huì)。
PCIe 物理層包括：
● 差分低壓 100 MHz 基準(zhǔn)時(shí)鐘
● 可 以 擴(kuò) 充 通 路 寬 度：x1, x2, x4, x8, x12, x16, x32
● 可 以 擴(kuò) 充 速 度：2.5GT/s (Gen1), 5GT/s (Gen2), 8GT/s (Gen3), 16GT/s (Gen4)
● 在一致性測(cè)試中使用不同的連接器，如 CEM、U.2 (SFF-8639)、M.2 或直接焊接到 PCB。
PCI Express— 它用在哪里？
PCIe 是數(shù)據(jù)中心和客戶端應(yīng)用中使用的主要的新興高性能存儲(chǔ)和串行總線。PCIe 在外設(shè)之間實(shí)現(xiàn)了數(shù)據(jù)通信。 數(shù)據(jù)中心應(yīng)用和客戶端應(yīng)用都有一個(gè)核心處理器， 為主機(jī)系統(tǒng)上的架構(gòu)提供原始處理能力。這兩種應(yīng)用還必須接口各種外設(shè)器件，如 SATA 驅(qū)動(dòng)器、 USB 設(shè)備等。在跟復(fù)合主機(jī)與端點(diǎn)器件之間，通常有許多路長(zhǎng)損耗通道和連接器，帶來(lái)了噪聲、串?dāng)_、 定時(shí)不規(guī)則特點(diǎn)和其他損傷。因此，客戶端和數(shù)據(jù)中心側(cè)的 PCIe 器件必須能夠可靠地演示 PCI 規(guī)定的一致性，補(bǔ)償損傷，與 PCIe 器件互操作。
PCIe Gen4 最新進(jìn)展
由于業(yè)界需要提高數(shù)據(jù)吞吐量和帶寬吞吐量，因此 PCIe 數(shù)據(jù)速率必須提高，以跟上需求發(fā)展步伐。所以 Gen4 中最大的變化之一，是數(shù)據(jù)速率提高了 2 倍，從 Gen3 的 8GT/s 提高到 Gen4 的 16GT/s。
PCI Express 外形
為了方便發(fā)射器件和接收器件可靠地傳輸數(shù)據(jù)，PCI-SIG 對(duì)基準(zhǔn)時(shí)鐘提出了非常嚴(yán)格的要求。標(biāo)準(zhǔn)規(guī)定使用 100 MHz 時(shí)鐘 (Refclk)，發(fā)射器件和接收器件上的頻率穩(wěn)定性大于 ±300 ppm，并支持三種不同的時(shí)鐘結(jié)構(gòu)，同時(shí)協(xié)調(diào)根復(fù)合芯片和端點(diǎn)芯片。
一致性測(cè)試預(yù)置值
為通過(guò)一致性測(cè)試，實(shí)現(xiàn)互操作，每臺(tái)器件都要求進(jìn)行 PCI-SIG 認(rèn)證，它基于一個(gè)預(yù)置值或發(fā)射機(jī)均衡設(shè)置列表，從每秒 2.5 Gb/s 的低 數(shù)據(jù)速率直到最新的 16 Gb/s 的高數(shù)據(jù)速率。這些預(yù)置值用來(lái)均衡通道損耗，優(yōu)化鏈路上的信號(hào)完整性。每個(gè)預(yù)置值都是主機(jī)應(yīng)用到端 點(diǎn)的下沖和去加重的具體組合。
基本規(guī)范發(fā)射機(jī) (Tx) 測(cè)試
3. 使用高帶寬探頭，探測(cè)位置應(yīng)盡可能靠近發(fā)射機(jī)引腳 。
示波器可以使用 SDLA、Seasim 和 SigTest 之類 的軟件工具，執(zhí)行嵌入 / 反嵌、均衡和眼圖分析。這種軟件級(jí)分析允許設(shè)計(jì)人員在試產(chǎn)前優(yōu)化和調(diào)試芯片性能，節(jié)約時(shí)間、資金及全面調(diào)試。確保采用的測(cè)量系統(tǒng)足夠靈活，能夠測(cè)試和調(diào)試被測(cè)器件的特定功能。
CEM 和 U.2 規(guī)范發(fā)射機(jī) (Tx) 測(cè)試
在芯片器件的基本發(fā)射機(jī)測(cè)試中，直接規(guī)定了發(fā)射機(jī)引腳上的測(cè)量項(xiàng)目。由于有時(shí)不可能接入引腳，因此應(yīng)在盡可能靠近這個(gè)基準(zhǔn)點(diǎn)的位置執(zhí)行測(cè)量。
系統(tǒng)和插件在 CEM 級(jí)發(fā)射機(jī)測(cè)試中，會(huì)像接收機(jī)分片器看到的那樣測(cè)量發(fā)射機(jī)的信 號(hào)完整性，但由于外形及測(cè)試過(guò)程中使用的夾具，不可能直接接入信號(hào)。為保證測(cè)量精度，應(yīng)實(shí)現(xiàn)下面介紹了兩個(gè)重要組件。
2. 使用軟件工具應(yīng)用通道均衡，測(cè)量和分析通道末端張開(kāi)的眼圖。PCISIG 提供了一個(gè)軟件工具，稱為 SIG-Test，應(yīng)用與 PCI-SIG 特性有關(guān)的行為均衡器，提供測(cè)試通過(guò) / 未通過(guò)結(jié)果。定制示波器軟件，如泰克 DPOJET 和 SDLA，可以從閉上的眼圖到張開(kāi)的眼圖，全面表征和調(diào)試均衡的信號(hào)。
接收機(jī) (Rx) 測(cè)試基礎(chǔ)知識(shí)
PCIe 測(cè)試和調(diào)試設(shè)置中的關(guān)鍵考慮因素
在您處理 Gen3 或 Gen4 PCIe 器件測(cè)試和調(diào)試前，要問(wèn)以下幾個(gè)關(guān)鍵問(wèn)題：
PCIe 既有串行通信接口，又有存儲(chǔ)接口，這 一點(diǎn)與 SAS 和 SATA 不同，因此實(shí)現(xiàn)了額外 的行業(yè)擴(kuò)充能力。PCIe 在跟復(fù)合 ( 系統(tǒng) / 主機(jī) ) 與端點(diǎn) ( 插件 ) 之間基于點(diǎn)到點(diǎn)總線拓?fù)?，支持全雙工通信。這些規(guī)范是由 PCI-SIG 開(kāi)發(fā)和維護(hù)的，這是 一家由 900 多家公司組成的協(xié)會(huì)。
PCIe 物理層包括：
● 差分低壓 100 MHz 基準(zhǔn)時(shí)鐘
● 可 以 擴(kuò) 充 通 路 寬 度：x1, x2, x4, x8, x12, x16, x32
● 可 以 擴(kuò) 充 速 度：2.5GT/s (Gen1), 5GT/s (Gen2), 8GT/s (Gen3), 16GT/s (Gen4)
● 在一致性測(cè)試中使用不同的連接器，如 CEM、U.2 (SFF-8639)、M.2 或直接焊接到 PCB。
PCI Express— 它用在哪里？
PCIe 是數(shù)據(jù)中心和客戶端應(yīng)用中使用的主要的新興高性能存儲(chǔ)和串行總線。PCIe 在外設(shè)之間實(shí)現(xiàn)了數(shù)據(jù)通信。 數(shù)據(jù)中心應(yīng)用和客戶端應(yīng)用都有一個(gè)核心處理器， 為主機(jī)系統(tǒng)上的架構(gòu)提供原始處理能力。這兩種應(yīng)用還必須接口各種外設(shè)器件，如 SATA 驅(qū)動(dòng)器、 USB 設(shè)備等。在跟復(fù)合主機(jī)與端點(diǎn)器件之間，通常有許多路長(zhǎng)損耗通道和連接器，帶來(lái)了噪聲、串?dāng)_、 定時(shí)不規(guī)則特點(diǎn)和其他損傷。因此，客戶端和數(shù)據(jù)中心側(cè)的 PCIe 器件必須能夠可靠地演示 PCI 規(guī)定的一致性，補(bǔ)償損傷，與 PCIe 器件互操作。
PCIe Gen4 最新進(jìn)展
由于業(yè)界需要提高數(shù)據(jù)吞吐量和帶寬吞吐量，因此 PCIe 數(shù)據(jù)速率必須提高，以跟上需求發(fā)展步伐。所以 Gen4 中最大的變化之一，是數(shù)據(jù)速率提高了 2 倍，從 Gen3 的 8GT/s 提高到 Gen4 的 16GT/s。
PCI Express 外形
為了方便發(fā)射器件和接收器件可靠地傳輸數(shù)據(jù)，PCI-SIG 對(duì)基準(zhǔn)時(shí)鐘提出了非常嚴(yán)格的要求。標(biāo)準(zhǔn)規(guī)定使用 100 MHz 時(shí)鐘 (Refclk)，發(fā)射器件和接收器件上的頻率穩(wěn)定性大于 ±300 ppm，并支持三種不同的時(shí)鐘結(jié)構(gòu)，同時(shí)協(xié)調(diào)根復(fù)合芯片和端點(diǎn)芯片。
一致性測(cè)試預(yù)置值
為通過(guò)一致性測(cè)試，實(shí)現(xiàn)互操作，每臺(tái)器件都要求進(jìn)行 PCI-SIG 認(rèn)證，它基于一個(gè)預(yù)置值或發(fā)射機(jī)均衡設(shè)置列表，從每秒 2.5 Gb/s 的低 數(shù)據(jù)速率直到最新的 16 Gb/s 的高數(shù)據(jù)速率。這些預(yù)置值用來(lái)均衡通道損耗，優(yōu)化鏈路上的信號(hào)完整性。每個(gè)預(yù)置值都是主機(jī)應(yīng)用到端 點(diǎn)的下沖和去加重的具體組合。
基本規(guī)范發(fā)射機(jī) (Tx) 測(cè)試
3. 使用高帶寬探頭，探測(cè)位置應(yīng)盡可能靠近發(fā)射機(jī)引腳 。
示波器可以使用 SDLA、Seasim 和 SigTest 之類 的軟件工具，執(zhí)行嵌入 / 反嵌、均衡和眼圖分析。這種軟件級(jí)分析允許設(shè)計(jì)人員在試產(chǎn)前優(yōu)化和調(diào)試芯片性能，節(jié)約時(shí)間、資金及全面調(diào)試。確保采用的測(cè)量系統(tǒng)足夠靈活，能夠測(cè)試和調(diào)試被測(cè)器件的特定功能。
CEM 和 U.2 規(guī)范發(fā)射機(jī) (Tx) 測(cè)試
在芯片器件的基本發(fā)射機(jī)測(cè)試中，直接規(guī)定了發(fā)射機(jī)引腳上的測(cè)量項(xiàng)目。由于有時(shí)不可能接入引腳，因此應(yīng)在盡可能靠近這個(gè)基準(zhǔn)點(diǎn)的位置執(zhí)行測(cè)量。
系統(tǒng)和插件在 CEM 級(jí)發(fā)射機(jī)測(cè)試中，會(huì)像接收機(jī)分片器看到的那樣測(cè)量發(fā)射機(jī)的信 號(hào)完整性，但由于外形及測(cè)試過(guò)程中使用的夾具，不可能直接接入信號(hào)。為保證測(cè)量精度，應(yīng)實(shí)現(xiàn)下面介紹了兩個(gè)重要組件。
2. 使用軟件工具應(yīng)用通道均衡，測(cè)量和分析通道末端張開(kāi)的眼圖。PCISIG 提供了一個(gè)軟件工具，稱為 SIG-Test，應(yīng)用與 PCI-SIG 特性有關(guān)的行為均衡器，提供測(cè)試通過(guò) / 未通過(guò)結(jié)果。定制示波器軟件，如泰克 DPOJET 和 SDLA，可以從閉上的眼圖到張開(kāi)的眼圖，全面表征和調(diào)試均衡的信號(hào)。
接收機(jī) (Rx) 測(cè)試基礎(chǔ)知識(shí)
PCIe 測(cè)試和調(diào)試設(shè)置中的關(guān)鍵考慮因素
在您處理 Gen3 或 Gen4 PCIe 器件測(cè)試和調(diào)試前，要問(wèn)以下幾個(gè)關(guān)鍵問(wèn)題：